

高性能单行载流子探测器芯片及 封装关键技术研究

(申请清华大学工学硕士学位论文)

培养单位 : 电子工程系
学科 : 电子科学与技术
研究生 : 刘 振 峰
指导教师 : 熊 兵 副 教 授

二〇一三年五月

高性能单行载流子探测器芯片及封装关键技术研究

刘振峰

**Research on chip design and module
packaging of high performance
uni-travelling-carrier photodiodes**

Thesis Submitted to

Tsinghua University

in partial fulfillment of the requirement

for the degree of

Master of Science

in

Electronic Science and Technology

by

Liu Zhenfeng

Thesis Supervisor: Associate Professor Xiong Bing

May,2013

关于学位论文使用授权的说明

本人完全了解清华大学有关保留、使用学位论文的规定，即：

清华大学拥有在著作权法规定范围内学位论文的使用权，其中包括：（1）已获学位的研究生必须按学校规定提交学位论文，学校可以采用影印、缩印或其他复制手段保存研究生上交的学位论文；（2）为教学和科研目的，学校可以将公开的学位论文作为资料在图书馆、资料室等场所供校内师生阅读，或在校园网上供校内师生浏览部分内容。

本人保证遵守上述规定。

（保密的论文在解密后遵守此规定）

作者签名：

日期：

导师签名：

日期：

摘要

微波光子系统由于其带宽高、传输损耗低等优势得到越来越多的应用。作为系统核心器件，探测器的高速、高饱和特性对于提升系统链路的噪声系数、增益和无杂散动态范围十分关键。本论文针对高性能单行载流子探测器的芯片设计和模块封装进行了研究。

在芯片设计方面，采用改进的单行载流子探测器结构，设计并制作了可有效抑制链路相对强度噪声和自发辐射噪声的平衡探测器。首先，利用仿真软件设计了平衡探测器电极结构。然后针对平衡探测器低接触电阻电极和高隔直电容的实现，进行了工艺条件优化。最后优化平衡探测器的工艺流程并完成探测器的制作。

初步测试结果表明，对于半径 20 μm 器件，探测器响应度达 0.71A/W，单个探测器工作时 3-dB 带宽为 10.17GHz，在-5 V 偏压、5 GHz 下饱和输出电流大于 50 mA，并观察到平衡探测器对共模输入信号的抑制现象。对于半径 10 μm 器件，响应度也达到了 0.65A/W。

在模块封装方面，重点对倒装焊技术进行了深入研究。针对光探测器在倒装焊过程中频响性能恶化的问题，建立等效电路模型分析出原因，并通过优化倒装焊工艺条件予以有效解决。该电路模型包括探测器芯片、过渡热沉和倒装焊环节三个部分。基于倒装焊后探测器的 S_{11} 参数和频响曲线提取出倒装焊环节特征参数，确认焊点接触电阻过大是引起探测器频响下降的主要原因。通过优化倒装焊工艺条件，有效减小了焊点接触电阻，基本消除了倒装焊对探测器频响特性的影响。

关键词：单行载流子探测器；平衡探测器；倒装焊技术

Abstract

Microwave photonics system has been widely used in many applications due to its large bandwidth, low transmission loss and so on. High-speed, high saturation-current photodiodes (PDs) are attractive components for such links, as they are essential to improve the link performance, including the link gain, noise figure, and spurious free dynamic range. This thesis studies the chip design and packaging technology of high performance uni-travelling-carrier photodiodes (UTC-PDs).

In chip section, balanced photodiodes (BPDs) adopting a modified UTC-PD structure are designed and fabricated. Firstly, electrodes of BPDs are designed by simulation. Secondly, the fabrication conditions of low-resistance electrodes and large DC-blocking capacitance are researched, and such BPDs are realized.

The 20 μ m-radius BPD demonstrates a high responsivity of 0.71A/W. The 3-dB bandwidth of a single photodiode is as high as 10.17GHz, and the saturation current under 5 V reverse bias at the frequency of 5GHz is more than 50mA. The compression for signals with common mode has been observed. The responsivity of the 10 μ m-radius BPD is 0.65A/W.

In packaging section, the flip-chip bonding technology is studied. Frequency response degeneration of flip-chip bonded photodiodes is analyzed based on an equivalent circuit model and solved by optimizing the flip chip process. The circuit model takes photodiode chip, heat sink and flip-chip bonding induced elements into consideration. The values of flip-chip bonding induced elements are extracted by fitting the S_{11} parameters and frequency response curves, and the large bonding contact resistance has been verified as the main cause of the frequency response degradation for flip-chip bonded devices. Therefore, the bonding process conditions are optimized to reduce the contact resistance of the metal bump significantly. As a result, the influence of flip chip bonding on the photodiode frequency response is eliminated.

Keywords: uni-travelling-carrier photodiode; balanced photodiode; flip-chip bonding

目录

第 1 章绪论	1
1.1 引言	1
1.2 高性能探测器研究概述	1
1.3 高性能探测器研究内容	3
1.3.1 芯片设计	4
1.3.2 模块封装	5
1.4 本论文工作安排	5
第 2 章高功率平衡探测器理论设计及工艺优化	6
2.1 平衡探测器工作原理	6
2.2 高功率平衡探测器理论设计	8
2.2.1 外延层结构及相关参数	8
2.2.2 电极结构	10
2.2.3 隔直电容	11
2.3 高功率平衡探测器工艺优化	13
2.3.1 p-InGaAs 欧姆接触电阻制作	13
2.3.2 隔直电容制作	15
2.3.3 平衡探测器制作工艺流程	16
2.4 小结	19
第 3 章高功率平衡探测器测试结果	20
3.1 平衡探测器直流特性	20
3.2 平衡探测器响应度	21
3.3 平衡探测器频率响应和共模抑制比	23
3.4 平衡探测器饱和特性	27
3.5 本章小结	28
第 4 章背入射式探测器模块封装关键技术研究	29
4.1 探测器封装简介	29
4.2 探测器封装关键技术	30
4.2.1 微波传输线设计	30

4.2.2 倒装焊技术	32
4.2.3 模块电路连接	32
4.3 倒装焊技术研究.....	33
4.3.1 倒装焊芯片、热沉及焊点制作介绍	33
4.3.2 倒装焊研究初期相关问题	35
4.3.3 倒装焊后频响恶化的理论分析	36
4.3.4 工艺条件优化	41
4.4 本章小结.....	42
第 5 章结论	44
参考文献	45
致谢	48
个人简历、在学期间发表的学术论文与研究成果	50

主要符号对照表

ASE	放大的自发辐射 (Amplified Spontaneous Emission)
BPD	平衡探测器 (Balanced Photodiode)
CPW	共面波导 (Co-Planar Waveguide)
CMRR	共模抑制比 (Common Mode Rejection Ratio)
DFB-LD	分布反馈半导体激光器 (Distributed-Feedback Laser Diode)
EDFA	掺铒光纤放大器 (Erbium-doped Fiber Amplifier)
GCPW	接地共面波导 (Grounded Co-Planar Waveguide)
GPIO	通用接口总线 (General Purpose Interface Bus)
ICP	电感耦合等离子体 (Inductively Coupled Plasma)
LD	半导体激光器 (Laser diode)
MOCVD	金属有机物化学气相沉积 (Metal-Organic Chemical Vapor Deposition)
MUTC-PD	改进的单行载流子探测器 (Modified Uni-Traveling-Carrier Photodiode)
NF	噪声系数 (Noise Figure)
PC	偏振控制器 (Polarization Controller)
PD	光电二极管 (Photodiode)
PECVD	等离子体增强化学气相沉积 (Plasma-Enhanced Chemical Vapor Deposition)
RIE	反应离子刻蚀 (Reactive-Ion Etching)
RIN	相对强度噪声 (Relative Intensity Noise)
UTC-PD	单行载流子探测器 (Uni-Traveling-Carrier Photodiode)
UTC-BPD	单行载流子平衡探测器 (Uni-Traveling-Carrier Balanced Photodiode)

第 1 章绪论

1.1 引言

随着信息化程度的提高和 3G、4G 时代的到来，特别是近年来移动互联网的快速发展^[1]以及高清影视^[2]等新业务的不断普及，人类社会的通讯信息量呈现爆炸式增长。相应地，信息传输速率也越来越高。与传统的电缆传输系统相比，微波光子传输系统通过实现微波信号加载到光频，从而可采用光纤代替微波电缆传输信号，有效地提高数据传输容量，降低传输损耗和成本^[3]。此外，微波光子学系统还可被应用在国防科技领域，如相控阵雷达等^[4]。

微波光子链路是微波光子系统中的基本组成部分，可实现微波信号与光信号之间的互相转化，并通过光纤传输微波信号。最简单的链路结构如图 1.1 所示^[5]。输入的微波信号通过调制器加载到半导体激光器输出的光信号上，传输一段距离后再经过探测器转化为微波信号。




图 1.1 基本微波光子链路

随着光纤无线通信和相控阵雷达的发展，人们对微波光子链路在低噪声系数、高链路增益、高带宽和宽无杂散动态范围的要求越来越高^[6-7]。为了达到这些要求，作为链路的核心器件，探测器应具有高响应度、高带宽和高饱和功率的特点^[6-7]。

1.2 高性能探测器研究概述

从入射方式角度分类，探测器可以分为边入射和面入射两种方式。对于边入射式探测器而言，光沿波导进入吸收区，传输方向平行于 PN 结面，和载流子运动方向垂直。因此，通过增加吸收区长度，可以在不增大载流子渡越时间的基础上

提高探测器响应度。但受到波导尺寸的限制和光功率沿波导方向分布不均导致探测器难以实现高饱和特性。不仅如此，边入射结构还需要解决耦合效率的问题。虽然一些提高耦合效率的波导结构如非对称双波导^[8]、消逝耦合波导^[9]等被提出并实现了高响应度，但饱和功率难以提高，以及复杂的外延结构和高难度的制作工艺限制了其应用。

而对于面入射方式，光垂直于吸收区平面进入到探测器中，分布相对边入射方式更均匀，从而更加易于实现高饱和特性。同时，面入射方式不需要考虑偏振相关性问题，且制作工艺简单，耦合成本低。面入射方式可进一步分为背面入射和正面入射两种方式。与正面入射相比，背面入射式光探测器的顶部电极可对入射光形成反射，使入射光两次穿过吸收区，等效增长吸收长度从而可实现更高的吸收效率。

早期的面入射探测器为 PIN 型探测器，由 p-InP、i-InGaAs 和 n-InP 构成。PIN 型探测器耗尽区内同时存在电子和空穴输运。由于空穴漂移速率较慢，同时易于在耗尽区堆积，造成 PIN 型探测器响应速度和饱和输出均较低^[10]。为了克服 PIN 型探测器的缺点，国内外科研工作者提出了众多改进，包括部分耗尽吸收层探测器（Partially Depleted Absorber PD, PDA PD）^[11]、双耗尽层探测器（Dual-Depletion Region PD, DDR PD）^[12]和单行载流子探测器（Uni-Travelling-Carrier PD, UTC-PD）^[13]等。与 PIN 结构相比，UTC-PD 由于其耗尽区内只有电子运动，避免了空穴大量堆积造成的空间电荷效应，而实现了更高的响应速度和饱和电流。

UTC-PD 结构始于 1996 年 Davis 等人报道的一种改进结构^[14]，该结构如图 1.2 所示。通过将吸收层从耗尽区转移至 p 型区，吸收区和耗尽区宽度和掺杂可以独立设计，克服了传统 PIN 型结构结电容与内量子效率之间的矛盾关系。




图 1.2 1996 年 Davis 等人报道的结构

在此基础上，日本电信电话株式会社（NTT）的 T. Ishibashi 等人在 1997 年进

一步减小 P 型吸收区厚度，并指出该结构克服了传统 PIN 探测器性能受限于空穴输运速率慢的局限，可以实现很高的带宽和饱和电流^[13,15]。由于耗尽区内只有电子运动，因此被称作单行载流子探测器（Uni-Travelling-Carrier PD, UTC-PD），具体工作原理如图 1.3 所示。




图 1.3 传统 PIN 探测器与 UTC 探测器的工作原理示意图

UTC 探测器工作部分由一个窄带 p 型吸收区和宽带 n 型耗尽区构成。入射光在吸收区激发出电子-空穴对后，空穴通过自身的集体运动输运到 p 电极，电子则在扩散进入耗尽区后，通过漂移运动到达 n 型区被收集。由于空穴 P 型掺杂区弛豫响应极快，因此该结构探测器响应速度主要取决于电子在吸收区和耗尽区的输运时间。PIN 型探测器响应速度则主要取决于速度较慢的空穴在耗尽区的输运时间。虽然在 UTC-PD 中电子渡越吸收区需要花费时间，但由于电子的扩散和漂移速率远远大于空穴的速率，在吸收层较薄的情况下，UTC-PD 电子的整体渡越时间仍远小于相同耗尽区宽度 PIN 型探测器空穴的渡越时间。2000 年，NTT 公司报道的 UTC-PD 3-dB 带宽达到了 310GHz^[16]，远远高于其他类型探测器。近年来，国际上对于 UTC 探测器的研究重点主要在提高响应带宽的同时，提高饱和光功率和光电转换效率，并抑制探测器噪声。

考虑到背入射方式探测区和 UTC-PD 结构的优点，本论文对背入射式 UTC-PD 进行了深入研究。

1.3 高性能探测器研究内容


高性能探测器研究主要包括两部分：芯片设计和模块封装。本论文工作对两部分均展开了研究。芯片设计部分主要通过选用改进的 UTC 探测器结构开展了平衡探测器的研究，模块封装部分主要对其中的倒装焊技术展开研究。

1.3.1 芯片设计

芯片部分，我们开展了对平衡探测器（Balanced PD, BPD）的研究。该探测器可有效抑制链路噪声。对于模拟光链路来讲，通过增加链路的光功率，整个链路的性能包括链路增益，噪声系数，无杂散动态范围等都得以提升^[6]。但随着光功率增长，来自激光器的相对强度噪声（Relative Intensity Noise, RIN）和来自掺铒光纤放大器（EDFA）的放大自发辐射噪声（ASE）将会迅速增大^[17-18]。而平衡探测器则可以用来抑制两种噪声^[19]，因此，使用平衡探测器可以进一步提升链路的光功率，提高链路性能。

芯片采用改进的 UTC 探测器结构（Modified Uni-Traveling-Carrier Photodiode, MUTC-PD）^[20]。该结构在 UTC-PD 结构的基础上通过在耗尽区引入吸收层，提高了响应度，而载流子渡越时间却未增加，从而维持了高速特性。同时，通过对耗尽区进行 n 型掺杂，形成电荷补偿效应的机制，可以提高探测器的饱和特性。此外，实验室之前针对该型结构的单个探测器的制作进行了深入研究，研究结果可以为平衡探测器的制作提供指导。入射方式为背入射方式，以提高吸收效率。

对于背入射式单行载流子平衡探测器（UTC-BPD），美国弗吉尼亚大学的 Campbell 小组和 Alcatel-Lucent Bell Lab 研究小组也展开了相关研究。2009 年，Campbell 小组研制出带宽为 11GHz、单 PD 饱和输出电流 136mA 的平衡探测器，响应度和共模抑制比也分别达到了 0.82A/W 与 35dB^[21]。Alcatel-Lucent Bell Lab 在 2011 年报道的背部入射型 UTC-BPD 饱和输出功率为 1.07W，响应度为 0.65A/W，共模抑制比>40dB^[22]。除具有极高的饱和输出功率外，该探测器将 BPD 所需的两个隔直电容集成到探测器电极上。两种探测器实物图分别如图 1.4（a）和（b）所示。



(a) Campbell 小组 (b) Alcatel-Lucent Lab

图 1.4 国外研究小组背入射式 UTC-BPD 实物图

本论文中平衡探测器芯片研究部分中涉及到以下几方面内容：

- (1) 通过仿真计算设计探测器匹配电极，实现有效的微波功率提取；
- (2) 设计制作芯片集成隔直电容，减少测试和外部封装的复杂性；
- (3) 优化工艺步骤及条件，减小电极接触电阻，提高探测器对称性，增大共模抑制比。

1.3.2 模块封装

高性能台面型背入射式探测器模块封装主要包括以下关键技术：(1) 高效率光纤耦合技术 (2) 高频微波信号传输 (3) 倒装焊技术实现 (4) 器件整体封装技术。

本论文模块封装工作开展之前，实验室已经展开相关研究工作，并制作出 MUTC-PD 模块。封装后的模块带宽由封装之前的 9GHz 降为 6GHz^[23]。经过分析，发现是倒装焊技术的不完善造成模块带宽下降。因此本论文研究工作主要集中在倒装焊部分。在工作开展初期，本实验室的背靠背叠层 UTC-PD 芯片研制成功^[23]，同样面临封装需求，因此采用该芯片对倒装焊技术展开研究。通过理论仿真，分析了倒装焊技术研究初期出现的频响恶化问题的原因，并通过优化工艺条件将问题解决。

1.4 本论文工作安排

第二章首先介绍了平衡探测器芯片工作原理和外延结构，并对器件的响应度、3-dB 带宽和饱和特性进行了理论分析。然后通过理论计算和 HFSS 仿真软件设计了平衡探测器电极结构，以实现与微波传输线的阻抗匹配。最后设计了芯片的制作工艺流程，并对电极和隔直电容的制作条件进行了优化。

第三章介绍了平衡探测器芯片的性能。分别对 10 μm 半径和 20 μm 半径器件的暗电流、响应度、频响特性给出了具体的测试结果。

第四章介绍了背入射式探测器模块封装的关键技术，并对其中的倒装焊部分展开深入研究。在理论分析的基础上，通过优化工艺条件解决了倒装焊后探测器频响下降的问题。

第五章对之前部分的工作内容作出总结，并在此基础上分析了下一步工作的研究重点。

第2章高功率平衡探测器理论设计及工艺优化

本章主要讲述了平衡探测器的工作原理、外延结构、电极设计以及工艺优化。首先通过分离平衡探测器的直流和交流回路，介绍了抑制噪声的基本原理。其次对探测器所用的外延结构及相应的理论参数进行了简要介绍。然后根据理论计算和仿真软件设计了平衡探测器的电极结构和芯片集成隔直电容。最后介绍了探测器低接触电阻电极和隔直电容制作技术，并给出了平衡探测器整体的制作方法和工艺流程，实现了平衡探测器芯片。

2.1 平衡探测器工作原理

平衡探测器由两个光探测器反向级联构成，即在芯片制作过程中将一个探测器的P电极与另一个探测器的N电极相连。两个探测器有源区域中心间隔为 $250\mu\text{m}$ ，以满足光纤阵列中光纤间距的需要。图 2.1 展示了平衡探测器工作原理。当具有相同载波信号的调制信号输入到探测器时，两个探测器的光生电流的直流分量相互抵消，交流分量则与两束调制信号的相位关系有关。




图 2.1 平衡探测器工作原理图

将图 2.1 中所示的电路进行分离,即可得到平衡探测器工作的等效直流分路和交流分路,分别如图 2.2 (a) 和 (b) 所示。从图中可以看出,对于交流分量,两个探测器传递到负载的信号强度与调制信号相位有关。流经负载的交变电流具体表达式为:

$$i = i_1 e^{i(\omega t + \varphi_1)} - i_2 e^{i(\omega t + \varphi_2)} \quad (2-1)$$

在理想情况下,构成平衡探测器的两个探测器性能完全相同且输入光强度亦完全相同。当两调制信号相位相同,即 $\varphi_1 - \varphi_2 = 2n\pi$ 时,交流分量相互抵消变为 0;而当两调制信号相位相反即 $\varphi_1 - \varphi_2 = (2n+1)\pi$ 时,交流输出达到最大,此时输出功率为单个 PD 输出功率的 4 倍。




图 2.2 平衡探测器等效电路 (a) 直流分路 (b) 高频交流分路

当平衡探测器工作时,调制信号被赋予相反的相位叠加得到放大,而信号中的 RIN 和 ASE 噪声则被赋予相同的相位而相互抵消。因此,平衡探测可以用来抑制激光器的 RIN 和 EDFA 的 ASE 噪声。实际制作中,由于构成平衡探测器的两个探测器很难做到完全一致,因此,信号中的共模部分无法完全消除。对共模信号噪声的抑制程度可以通过共模抑制比(Common Mode Rejection Ratio, CMRR)来衡量,其定义为差模输入下流经负载电流与共模输入下流经负载电流的比值,具体表达式为:

$$CMRR = 20 * \log_{10} \frac{i_{com}}{i_{diff}} = P_{out-com} (dBm) - P_{out-diff} (dBm) \quad (2-2)$$

其中 i_{com} 和 i_{diff} 分别为共模输入与差模输入情况下流经负载的电流,在实际测量中由于我们直接读取探测器输出功率,因此将其转换成功率表达式以方便计算。

2.2 高功率平衡探测器理论设计

2.2.1 外延层结构及相关参数

本论文工作中平衡探测器外延层采用 MUTC-PD 结构^[20], 具体结构如表 2.1 所示。该结构基于 UTC-PD 结构进一步改进得到。通过在耗尽区内引入 200nm 吸收区, 在不降低载流子渡越时间的情况下提高了吸收长度, 从而使响应度得到提升, 而频响保持不变。同时, 通过对耗尽区内采取电荷补偿, 优化了耗尽区内电场分布, 可以实现很高的饱和功率输出。

表 2.1 MUTC-PD 外延结构图

序号	材料名	掺杂浓度 (cm^{-3})	厚度(nm)
0	Semi-Insulate InP substrate	/	/
1	n^+ -InP	10^{19}	200
2	n^+ - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	10^{19}	20
3	n^+ -InP	10^{19}	1000
4	n^- -InP	10^{16}	605
5	i-InGaAsP(Q1.1)	undoped	15
6	i-InGaAsP(Q1.4)	undoped	15
7	n^- - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	10^{16}	200
8	p- $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	2.5×10^{17}	200
9	p- $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	5×10^{17}	200
10	p- $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	10^{18}	150
11	p- $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	2×10^{18}	100
12	p^+ -InP	$>1.5 \times 10^{18}$	1000
13	p^+ - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$	2×10^{19}	50

基于 MUTC-PD 的外延结构，我们计算了其相关参数，分别如下所示：

(a) 响应度

探测器的响应度为光生电流与入射光功率的比值，可根据下式计算：

$$R = \frac{\eta q}{h\nu} (1 - e^{-\alpha L}) \quad (2-3)$$

其中 η 为探测器量子效率， α 为吸收材料对入射光的吸收系数， L 则为吸收长度。对于 MUTC-PD 而言，吸收材料为 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ ，其对 $1.55\mu\text{m}$ 入射光吸收系数为 $0.7\mu\text{m}^{-1}$ 。由于本论文制作探测器采用背入射式电极结构，入射光经过吸收区后经过电极反射会再次通过吸收区，因此等效吸收长度为吸收材料厚度的两倍，即 $1.7\mu\text{m}$ 。在假定量子效率为 100% 的条件下，可计算得到探测器芯片理论响应度为 0.85A/W 。

(b) 频率响应

探测器的频率响应是指探测器输出的微波功率随频率的变化关系。该性能可通过 3-dB 带宽来表示，即微波功率相对低频时的值下降一半时的频率。探测器带宽主要由 RC 时间常数和载流子渡越时间决定，可通过下面近似公式计算^[24]：

$$\frac{1}{f_{3dB}^2} \approx \frac{1}{f_{3dB,RC}^2} + \frac{1}{f_{3dB,tr}^2} \quad (2-4)$$

根据探测器工作时的等效电路得出的 RC 时间常数计算公式为：

$$f_{3dB,RC} = \frac{1}{2\pi C_j (R_L + R_s)} \quad (2-5)$$

其中 R_L 为负载电阻， R_s 为探测器自身电阻值， C_j 为探测器结电容值。在 200nmn^- - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 和 605nmn^- - InP 完全耗尽的情况下，计算得到的 C_j 理论值为 $0.128\text{fF}/\mu\text{m}^2$ 。

对于 UTC-PD 结构，电子在吸收区以扩散运动为主，而耗尽区则以漂移运动为主。载流子渡越时间限制时间带宽可近似表示为^[15]：

$$f_{3dB,tr} = \frac{2.8}{2\pi\tau_{electron}} = \frac{2.8}{2\pi(\frac{W_c}{v_e} + (\frac{W_A}{v_{th}} + \frac{W_A^2}{D_e}))} \quad (2-6)$$

W_C 为收集层厚度， W_A 为吸收区厚度。对于 MUTC-PD 结构，吸收区为 650nmP - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ ，电子在 $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 吸收区的扩散系数 D_e 和热运动速度 V_{th} 分别为 $300\text{cm}^2/\text{s}$ 和 $5.5 \times 10^7\text{cm/s}$ 。而收集区则由 200nmn^- - $\text{In}_{0.53}\text{Ga}_{0.47}\text{As}$ 和 605nmn^- - InP 构成，电子在两种材料内的饱和移速率分别为 $5.4 \times 10^6\text{cm/s}$ 和 7.5×10^6

$\text{cm/s}^{[10]}$ 。据此计算出的载流子渡越时间限制带宽约为 23GHz。

最终计算出的所设计的半径 10 μm 和半径 20 μm 器件的理论频响值如表 2.2 所示。

表 2.2 平衡探测器理论频率响应特性计算结果

	器件 I	器件 II
器件半径 (μm)	10	20
探测器面积 (μm^2)	314	1256
结电容 (fF)	40.1	160.4
RC 时间常数限制带宽估算 (GHz)	56.8	14.2
渡越时间限制带宽估算 (GHz)	22.3	22.3
总带宽计算值 (GHz)	20.8	12.3

(c) 饱和特性

根据本实验室石拓师兄之前的实验和理论分析, 该型 MUTC-PD 结构探测器在 -6V 偏置电压下的饱和电流密度高达 $0.08\text{mA}/\mu\text{m}^2$ ^[25]。对应的半径 10 μm 和半径 20 μm 器件的饱和电流值分别为 25mA 和 100mA。

2.2.2 电极结构

在确定外延结构的基础上我们设计了芯片的电极结构, 电极采用共面波导 (Co-Planar Waveguide, CPW) 形式。由于电极尺寸影响着探测器 CPW 特征阻抗, 如果 CPW 与探针阻抗失配, 两者之间存在的微波反射将导致平衡探测器功率无法有效输出到负载上。为此, 根据 CPW 相关理论我们确定了实现阻抗匹配的电极宽度及间距^[26], 最终的电极结构如图 2.3 所示。同时我们还利用 Ansoft 公司的微波高频仿真软件 HFSS 对平衡探测器芯片 CPW 传输特性进行了仿真, 仿真结果如图 2.4 所示。仿真结果表明, 该电极结构在 $f=40\text{GHz}$ 时功率传输损耗约为 0.4dB, 能够满足实验需要。




图 2.3 平衡探测器电极结构




图 2.4 电极传输特性仿真曲线

2.2.3 隔直电容

从平衡探测器的工作原理图中可以看出，探测器需要两个隔直电容用来对输出信号进行分流。同时，平衡探测器工作时，两地电极电势不同，通过使用隔直电容将微波探针相连的两个 G 探针与地电极隔开，还可以避免直接接触而导致的短路问题。

由于在测试探针上集成隔直电容制作困难，成本高昂，因此我们选择了将隔直电容集成在芯片上。隔直电容采用平板电容结构，图 2.5 显示了加入隔直电容后的电极示意图。




图 2.5 加入隔直电容后的探测器电极结构

在引入隔直电容后，我们对电极的传输特性重新进行了仿真。仿真结果表明，引入的隔直电容对低频段微波信号的传输有着非常大的影响，且隔直电容越小，影响越大，如图 2.6 所示。




图 2.6 不同隔直电容下探测器电极传输特性曲线

由于隔直电容为平板电容结构，根据其电容表达式 $C = \epsilon \frac{S}{d}$ ，可以通过采用高介电常数材料作为电容介质、增大电容面积和减小介质厚度方式来提高电容值。最终选择电容介质为 SiN_x ，设计电容的上电极尺寸为 $230 \times 130 \mu\text{m}^2$ 。

2.3 高功率平衡探测器工艺优化

2.3.1 p-InGaAs 欧姆接触电阻制作

探测器的电极接触电阻对探测器的带宽和饱和特性有着非常大的影响。当接触电阻过大时，一方面，RC 限制带宽的大幅降低将会导致总带宽显著下降，另一方面，结区两端的电压将由于接触电阻两端的分压而显著下降，从而恶化探测器的饱和特性。此外，过大的电极接触电阻还会在大电流工作时产生大量的热，导致芯片在未发生饱和之前就发生烧毁。

对于同一种材料，P 型材料的费米能级接近价带，费米能级较低，与金属接触时在金属半导体界面处存在一个势垒，阻碍载流子输运。而 n 型材料费米能级较高，势垒较低。因此相同面积下的 p 型材料上制作的电极（简称 p 型电极）接触电阻比 n 型材料上制作的电极（简称 n 型电极）接触电阻要大的多。对于本文的平衡探测器，p 型电极和 n 型电极面积相差不大，电极的接触电阻主要集中在 p 电极上。因此本文在电极接触上的研究工作集中在了减小 p 电极接触电阻上。

在表 2.1 所示的 MUTC-PD 外延层结构中，用于制作 p 电极的顶层 p-InGaAs 材料已经采取重掺杂以降低接触电阻。同时，选择功函数大的金属用于电极接触，使金属和半导体费米能级尽可能接近，降低界面处势垒，可更有利于欧姆接触的实现。在器件的实际制作中，还常常通过快速热退火(Rapid Thermal Annealing, RTA)方式实现欧姆接触降低电阻。具体方式为对电极迅速升至高温，维持一段时间后迅速降低其温度，使得金属和半导体合金化。此时两者之间的接触势垒降低，载流子通过界面不再有阻碍，电阻降低。此即欧姆接触。因此，通过合理选择制作欧姆接触电极的金属材料以及优化快速热退火条件包括温度和时间可以实现良好的欧姆接触。

对于金属半导体电极接触而言，其电极接触电阻与面积成反比^[27]，因此真正反映接触特性的参数是接触电阻与接触面积的积，即比接触电阻率。为了准确测量不同金属材料及退火条件下的比接触电阻率，我们采用了矩形传输线^[28]法对其进行测量计算。其基本原理如图 2.7 所示。

定义电极之间半导体的方阻为 R_s ，即在半导体厚度一定的条件下，以接触面为参考面单位面积半导体的电阻。同时，定义电极与半导体的接触电阻为 R_c ，则某两个电极之间的总电阻 R_n 可表示为：

$$R_n = 2R_c + R_s \frac{L_n}{W} \quad (2-7)$$





图 2.7 矩形传输线原理示意图

通过测量不同电极间距 L 下的总电阻 R 值，并采用外插法拟合得到 R 与 L 在坐标图上的线性关系，计算直线斜率便可比较精确的提取出 R_s 值。同时计算出直线在 x 轴截距，取其值的 $1/2$ ，即得到传输长度 L_x ，具体物理含义为电极流经半导体时电压下降到最大值 $1/e$ 时的横向长度。此时比接触电阻率可以表示为：

$$\rho = R_s L_x^2 \quad (2-8)$$

实验中选用的矩形电极尺寸为 $50 \times 200 \mu\text{m}^2$ ，制作出的电极间距在取平均值后分别为 $4.33 \mu\text{m}$, $7.17 \mu\text{m}$, $10.5 \mu\text{m}$, $14.17 \mu\text{m}$, $19.33 \mu\text{m}$ 。电阻测量仪器为 Agilent 4284A。电极接触材料分别选择了 Ti 和 Pt，功函数分别为 4.33 eV 和 5.65 eV ，对应的电极构成分别为 Ti/Pt/Au 电极与 Pt/Ti/Pt/Au 电极。对于 Pt/Ti/Pt/Au 电极，其在 375°C 退火 180s 条件下的 R_n-L_n 关系如图 2.8 所示。


 图 2.8 Pt/Ti/Pt/Au 电极 375°C 退火 180s 条件下 R_n-L_n 关系

根据拟合曲线得到的 R_s 为 151.2Ω , L_x 为 $1.3814\mu\text{m}$, 计算出的比接触电阻率为 $2.89 \times 10^{-6} \Omega \cdot \text{cm}^2$ 。全部条件下的比接触电阻率如表 2.3 所示。

表 2.3 Ti/Pt/Au 和 Pt/Ti/Pt/Au 电极不同退火条件下比接触电阻率

比接触电阻率($10^{-6} \Omega \cdot \text{cm}^2$)	快速热退火温度 ($^{\circ}\text{C}$)			
	350	375	400	425
Ti/Pt/Au (20/25/300nm)	7.29	6.78	6.87	/
Pt/Ti/Pt/Au (25/20/25/300nm)	5.79	2.89	4.27	7.29

从测试计算结果看, Pt/Ti/Pt/Au 电极要优于 Ti/Pt/Au, 但考虑到 Pt 的电极附着力不如 Ti, 为了避免电极脱落现象发生, 我们选取了 Ti/Pt/Au 电极作为 P 电极金属材料。

2.3.2 隔直电容制作

为了增大隔直电容, 考虑到实验室现有的工艺条件, 我们选取相对介电常数较大的 SiN_x 作为隔直电容的介质。虽然 SiN_x 厚度越小越有利于增大电容, 但当厚度过小时漏电流会很大甚至有可能发生击穿现象。为了准确获得现有沉积条件下 SiN_x 的相对介电常数以及分析厚度对漏电流的影响, 我们制作了简单的 SiN_x 介质平板电容并测试了不同面积及介质厚度下的电容值。实物图及测试结果分别见图 2.9 和表 2.4。





图 2.9 SiN_x 介质平板电容实物图

表 2.4 不同面积和介质厚度下的 SiN_x 介质平板电容值

电容值 (pF)	面积 (μm^2)	
	10000	20000
厚度 1 (72.1 nm)	7.24	14.51
厚度 2 (57.0 nm)	9.04	18.17

计算出的 SiN_x 介电常数平均值为 5.87。介质电容的漏电流则如图 2.10 所示。从图中可以看出, 两种厚度下漏电流均小于 2nA, 足以满足实验研究需要。但考虑到介质电容下表面并不平整, 为了保证电容的绝缘性, 因此将厚度设定为 200 nm, 对应的探测器介质电容值为 7.8 pF。

图 2.10 SiN_x 介质电容漏电流

2.3.3 平衡探测器制作工艺流程

图 2.11 给出了平衡探测器的制作工艺流程, 主要分为以下几步:

(1) MUTC-PD 外延层材料生长。采用金属有机物化学气相沉积 (MOCVD) 技术在半绝缘 InP 衬底生长 N 型重掺杂 InP 缓冲层, 然后生长探测器外延层, 即表 2.1 中所示的第 2 至 13 层外延层。

(2) 探测器 P 电极制作。首先利用光刻技术在芯片顶层制作出电极的光刻胶掩膜图形。然后利用磁控溅射技术和抬离方法制作出 Ti (20 nm) /Pt (20 nm) /Au (200 nm) 结构的电极。




图 2.11 平衡探测器工艺流程图

(3) 探测器台柱掩膜制作。该掩膜的主要作用是在干法刻蚀制作台柱时保护其下面外延层。在无掩膜部分被刻蚀掉后，未刻蚀部分便形成台柱结构。制作方法为首先通过等离子增强化学气相沉积 (PECVD) 技术在芯片表面沉积 800nm 厚 SiN_x ，其次通过光刻技术制作出台柱掩膜的光刻胶掩膜保护图形，并采用后烘和高温固化技术将光刻胶固化。然后使用反应离子刻蚀机 (RIE) 采用 SF_6 气体干法刻蚀 SiN_x 。由于光刻胶掩膜的保护作用，其下面的 SiN_x 得到保留，从而形成 SiN_x 掩膜台柱图形。最后通过 RIE 氧气辉光技术清除 SiN_x 掩膜顶部光刻胶。

(4) 探测器台柱制作。在台柱掩膜制作好后，首先利用电感应耦合等离子体 (ICP) $\text{Ar}/\text{Cl}_2/\text{CH}_4$ 气体组合干法刻蚀 InP 、 InGaAs 和 InGaAsP 层材料至第3层 n^+-InP 层，刻蚀深度约为 3.2 μm 。保留的约 300nm InP 采用 $\text{HCl}:\text{H}_2\text{O}$ (3:1) 溶液湿法腐

蚀,直至第2层 InGaAs 腐蚀停止层。采用湿法腐蚀方式的目的是由于干法刻蚀过程无法精确控制且刻蚀并不完整均匀,而使用湿法腐蚀则可以获得完好的 InGaAs 电极接触层。最后用缓冲 HF 酸湿法腐蚀和 RIE SF_6 气体干法刻蚀技术去除顶部残余 SiN_x 掩膜。

(5) n 电极制作。与 P 电极制作类似。首先利用光刻技术在芯片顶层制作出电极光刻胶掩膜电极图形,然后利用溅射技术和抬离方法制作出 $\text{Ni}(20\text{nm})/\text{Au}(200\text{nm})$ 结构的 n 电极。

(6) 基台掩膜制作。与台柱掩膜制作工艺相同,均为先沉积 SiN_x 掩膜然后制作光刻胶掩膜并分别采用 RIE SF_6 气体干法刻蚀和氧气辉光技术制作出基台 SiN_x 掩膜图形和去除其顶部光刻胶。由于基台制作步骤刻蚀深度浅,因此用于保护基台部分不被刻蚀的 SiN_x 掩膜厚度减小至 400nm 。

(7) 基台制作。基台制作采用 ICP 技术 $\text{Ar}/\text{Cl}_2/\text{CH}_4$ 气体组合干法刻蚀。由于只需要刻穿第二层 N 型重掺杂 InP 缓冲层,因此刻蚀深度大于 $0.7\mu\text{m}$ 即可。待干法刻蚀完成后,仍采用缓冲 HF 酸湿法腐蚀和 RIE SF_6 气体干法刻蚀技术去除顶部残余 SiN_x 掩膜。

(8) 侧壁钝化。利用 PECVD 沉积 600nmSiN_x 介质作为探测器侧壁钝化层,该钝化层还可同时用作绝缘层。

(9) 开电极窗口。首先利用套刻技术制作顶部 P 电极和底部 N 电极之外部分的光刻胶掩膜图形,然后通过 RIE SF_6 气体干法刻蚀去除表面 SiN_x ,露出已制作的电极。

(10) CPW 电极制作。在电极窗口打开后,首先利用套刻技术制作 CPW 电极光刻胶掩膜图形,然后溅射 $\text{Ti}(20\text{nm})/\text{Au}(200\text{nm})$ 作为初步导电层。在此基础上再次套刻制作 CPW 电极光刻胶掩膜图形,覆盖无需加厚区域。最后通过电镀方式加厚 CPW 电极至 $1\mu\text{m}$ 。电镀所用电镀液采用 TEMPEREX MLA200 电镀建浴盐 (EEJA 公司提供) 和柠檬酸金盐 (丙二腈合金,三门峡恒生科技研发有限公司产品) 配合而成,不含游离氰离子,保证了实验安全。同时该镀液的电镀速率稳定,镀层表面平整光亮,均匀性非常好。电镀完成后抬离掉电极区域外的金属即可得到 CPW 电极。

(11) 隔直电容 SiN_x 介质制作。该步制作与第 (3) 步制作台柱掩膜和第 (6) 步制作基台掩膜类似。首先 PECVD 技术沉积的 $\text{SiN}_x 200\text{nm}$ 。其次通过光刻技术制作出电容介质的光刻胶掩膜图形,并通过后烘和高温固化技术将光刻胶固化。然后通过反应离子刻蚀机 (RIE) SF_6 气体干法刻蚀掉其余部分 SiN_x ,保留电容 SiN_x 介质。最后通过 RIE 氧气辉光技术清除 SiN_x 顶部光刻胶。

(12) 隔直电容上电极制作。首先利用光刻技术在芯片顶层制作出光刻胶掩膜上电极图形，然后利用溅射技术和抬离方法制作出 Ti (20nm) /Au (300nm) 上电极。

(13) 减薄、抛光和抗反射镀膜。首先利用粗砂纸将芯片厚度减薄至 150 μm ，然后采用 SiC 砂纸、金刚石砂纸和抛光布完成对芯片背面抛光。最后通过 PECVD 沉积 SiN_x 介质作为背面抗反射膜。

图 2.12 显示了制作的平衡探测器器件的光学显微镜照片。




图 2.12 半径 20 μm 平衡探测器实物图

2.4 小结

本章研究了平衡探测器工作原理、设计和关键制作技术。首先通过分离探测器交流回路，对其抑制共模噪声信号的工作原理进行了介绍。其次给出了探测器的外延层结构，在此基础上计算出的理论响应度高达 0.85A/W。对应的半径 10 μm 和半径 20 μm 器件分立探测器的理论带宽分别为 22.9 GHz 和 12.4GHz。然后介绍了与微波传输线阻抗匹配电极的尺寸设计和仿真传输特性。同时仿真分析了芯片集成隔直电容过小时对微波传输影响。最后给出了探测器的优化工艺。对于低接触电极制作部分，优化工艺后的比接触电阻率仅为 $2.89 \times 10^{-6} \Omega \cdot \text{cm}^2$ ，设计的隔直电容也达到了 7.8pF。在此基础上给出了探测器整体的工艺流程，并制作出平衡探测器芯片。


第3章高功率平衡探测器测试结果

本章主要介绍了平衡探测器响应度、频响特性、共模抑制比和饱和特性方面的测试结果。首先，通过改变探测器两端偏压和耦合到探测器的光强测得了探测器不同情况下的响应度。然后搭建了平衡探测器频响测试系统测量了平衡探测器只有一个分立探测器工作时的频率响应。在此基础上，我们测试了平衡探测器分别工作在差模和共模状态时的输出微波功率，得到其共模抑制比。最后对平衡探测器的单个分立探测器的饱和性能进行了测试。

3.1 平衡探测器直流特性

探测器的直流特性包括二极管特性和暗电流特性。我们利用 Agilent 4155C 半导体参数测试仪对其进行了测量。

图 3.1 (a) 和 (b) 分别显示了半径 $10\ \mu\text{m}$ 和半径 $20\ \mu\text{m}$ 平衡探测器的两个分立探测器的正向二极管特性。从图中可以看出，对于两种面积的平衡探测器，两个分立探测器 V-I 曲线均有一定差异，且半径 $10\ \mu\text{m}$ 器件电阻过大，均需进一步优化工艺条件减小差距。






图 3.1 半径 $10\mu\text{m}$ 和半径 $20\mu\text{m}$ BPD 正向 V-I 曲线 (a) 半径 $10\mu\text{m}$ 和 (b) 半径 $20\mu\text{m}$

半径 $20\mu\text{m}$ 器件的暗电流随反向偏压的关系如图 3.2 所示。从图中可以看出，不同器件暗电流差距较大，在 -6V 偏压下暗电流从 $0.29\mu\text{A}$ 变化至 2.39mA 。探测器的暗电流主要包括产生-复合电流，扩散电流，PN 结体材料缺陷及刻蚀侧壁表面损伤层和悬挂键。对于暗电流过大的问题尚待进一步研究。




图 3.2 探测器暗电流

3.2 平衡探测器响应度

图 3.3 显示了平衡探测器响应度测试系统。测试系统光源为可调谐 (TLS) 激光器，中心波长固定在 1550nm 。由于激光器的输出光功率较小，因此将其经过掺铒光纤放大器 (EDFA, KEOPSYS 产品) 进一步放大。通过 GPIB 接口及连接线，

EDFA 的输出光强度可通过电脑调节。EDFA 的输出光通过 95/5 耦合器分为两路，其中 95%输出光进一步通过低发散角光纤（楚星公司产品）耦合到探测器中，而 5%输出光则输入到光功率计中监测输入到探测器中的光功率变化。根据光功率计读数和两路输出光的比值，即可计算出耦合到探测器中的光功率。探测器芯片通过复合探针（Multi-Contact RF Probe, Cascade 公司产品，包括一个 GSG 微波探针和两个直流探针）和 BiasTee 与电流表和直流偏置电源相连。复合探针中的直流探针连接着平衡探测器的地电极和电流表，微波探针中的信号部分连接着探测器信号电极，从而可以测得只有单个探测器工作时的直流分量，具体原理可参考图 2.1 和图 2.2 (a) 所示电路图。在记录光功率计和数字电流表读数的基础上，根据耦合器两路输出光的实际功率比，得到实际耦合到探测器中的光功率，即可计算出探测器响应度。




图 3.3 平衡探测器响应度测试系统

表 3.1 给出了半径 $10\mu\text{m}$ 的平衡探测器的单个探测器在不同偏压下的响应度测试结果。该尺寸器件响应度达到了 0.61A/W ，且在输入光功率达到 7.06dBm 时仍未出现响应度下降情况。

表 3.1 半径 10 μm 平衡探测器单个探测器不同偏压下响应度

输入光功率 (dBm)	响应度 (A/W)		
	@4V	@5 V	@6 V
1.06	0.59	0.59	0.61
4.06	0.59	0.59	0.59
7.06	0.58	0.59	0.59

半径 20 μm 的平衡探测器单个探测器测试结果则如表 3.2 所示。由于吸收面积比半径 10 μm 器件面积大了一倍，对光的吸收利用更高，响应度提高到 0.71A/W。

表 3.2 半径 20 μm 平衡探测器单个探测器不同偏压下响应度

输入光功率 (dBm)	响应度 (A/W)		
	@4V	@5 V	@6 V
1.06	0.65	0.71	0.71
4.06	0.55	0.65	0.68
7.06	0.28	0.35	0.41

3.3 平衡探测器频率响应和共模抑制比

平衡探测器频响特性和共模抑制比测试系统如图 3.4 所示。系统光源由一个波长可连续调节激光器 (Santee TLS 210) 和一个固定波长的 DFB 激光器构成。两个激光器输出光拍频产生载有频率可调微波信号的光波。通过改变两个激光器输出光的强度和偏振关系，将拍频光的调制深度调节至 100%。两路输出光通过光耦合器形成合路后，进入到 EDFA 中进行放大，然后进入到 95/5 耦合器被分为两路。5%输出光输入到一个 50GHz 探测器 (u^2T 产品) 中转化为微波信号，并最终输入到频谱分析仪中以监测其频率。95%输出光则经过一个 50/50 耦合器进一步分为两路，两路光分别经过光衰减器和光延迟器调节后进入到光纤阵列的两个输入接头。其中，光衰减器用来调节其中一路的光强，以保证两路光强度相等；光延迟器则用来调节另一路的光相位，以实现两路拍频光分别载有的微波信号处于共模或差模状态。两路光最终通过光纤阵列输出端分别耦合到构成平衡探测器的两个分立探测器中。探测器产生的微波功率通过微波功率计测得。通过电脑读取来自频谱仪的频率和来自微波功率计的功率信息，即可得到探测器的频率响应曲线。




图 3.4 平衡探测器频率响应测量系统

探测器芯片通过复合探针和一个 Bias Tee 与外电路相连。直流偏置电源（Agilent 公司产品）通过 DC 探针为探测器提供偏置电压。芯片输出的微波功率经过 GSG 探针和 Bias Tee 后，从 Bias Tee 交流端口最终进入到 Agilent 8487A 微波功率探头（负载电阻 50Ω ），测量输出的微波功率。具体工作原理可参考图 2.1 和图 2.2 (b) 所示电路图。

我们将测试架构稍加改动，首先测试了只有一个探测器工作时的频率响应。具体改动如下：EDFA 的输出光经过 95/5 耦合器分光后，95% 一路直接通过单根低发散角光纤耦合至平衡探测器单个探测器中，如图 3.5 所示。






图 3.5 平衡探测器单个探测器频响测试系统

图 3.6 显示了对于半径 $10\ \mu\text{m}$ 平衡探测器，其构成平衡探测器的两个单探测器（分别命名为 A 和 B）只有一个工作时的频率响应，电压均偏置在 -6V 。


图 3.6 半径 $10\ \mu\text{m}$ 平衡探测器单探测器频率响应

半径 $20\ \mu\text{m}$ 平衡探测器单探测器工作时不同光功率下的频率响应则如图 3.7 所示，偏置电压为 -6V 。

图 3.7 半径 20 μm 平衡探测器单探测器频率响应

从图中可以看出, 对于两种尺寸的平衡探测器, 对称性均不够理想。因此需要在工艺方面进行优化以改善该问题。

半径 20 μm 平衡探测器中探测器 A 不同光功率下的频率响应如图 3.8 所示。可以看出, 在不同光功率下, 该探测器均保持较好的频响特性。在光生电流直流分量 50 mA, 偏压 -6 V 时, 3-dB 带宽达到了 10.17 GHz。

图 3.8 半径 20 μm 平衡探测器单探测器不同光功率下频率响应

在此基础上, 我们进一步测量了半径 20 μm 平衡探测器的共模抑制比。图 3.9 (a) 显示了差模输入和共模输入状态下的微波输出功率。计算出的共模抑制比则如图 3.9 (b) 所示。与国外先进水平相比^[21-22], 探测器共模抑制比较小。这可能跟探测器对称性较差有关。




图 3.9 平衡探测器共模抑制比测试结果 (a) 输出微波功率 (b) 共模抑制比

3.4 平衡探测器饱和特性

我们使用了图 3.5 所示系统对平衡探测器的单个探测器饱和特性进行了测量。不同的是，测量饱和特性时，两个激光器的波长差保持不变，以产生固定频率的微波信号。改变的是 EDFA 的泵浦电流，以调节入射到平衡探测器中的光功率。

图 3.10 显示了拍频信号频率为 5 GHz 时半径 20 μm 平衡探测器单个探测器输出微波功率与光电流的变化关系。从图中可以看出，在 -5V 偏压下，该探测器的 1-dB 压缩电流大于 50mA。




图 3.10 在 5 GHz、不同偏压下半径 20μm 平衡探测器单探测器工作时输出到 50Ω 负载的微波功率

3.5 本章小结

本章给出了平衡探测器的器件性能测试结果。对于半径 20 μm 器件，响应度高达 0.71A/W，单个探测器工作时带宽达到了 10.17GHz，在 -5 V 偏压、5 GHz 下饱和电流大于 50mA，同时观察到平衡探测器对共模输入信号的抑制现象。对于半径 10 μm 器件，响应度也达到了 0.65A/W。

第4章背入射式探测器模块封装关键技术研究

本章主要针对探测器的模块封装。首先介绍了实验室之前研究取得的成果，并对之前研究中探测器封装后频响特性下降的原因进行分析。分析表明，不完善的倒装焊技术是主要原因。在此基础上针对倒装焊技术展开了研究。在对探测器倒装焊前后频响变化进行理论分析的基础上，通过优化倒装焊工艺条件，最终实现了探测器倒装焊前后保持芯片的大带宽特性。

4.1 探测器封装简介

探测器模块的性能，如响应度、频响特性等，不仅取决于芯片性能水平，还受到封装技术水平的影响。高传输速率、高耦合效率和高饱和功率探测器模块的实现要求封装具有很高的可靠性和稳定性。在探测器封装方面，本实验室已对高性能背入射式台面型探测器模块封装进行了深入的研究工作^[29]。

常见的探测器模块封装方式包括双列直插式、同轴（TO）式和蝶式，在这几种方式中我们选择了蝶式。选择蝶式的一个重要原因是实验室之前对分布反馈性（DFB）激光器和电吸收调制器（EA）芯片的蝶式封装进行了多年研究，积累的研究成果可以应用或转化到探测器封装中^[30-32]。同时，蝶式封装的优点也能够适应和满足探测器封装的需要。首先，在蝶式封装中其关键电路分布在腔体两侧，不仅充分利用内部空间，同时也更加方便内部电路设计布局。其次，蝶式封装所用管壳可设计成扁平状，方便焊接、光纤耦合等腔内的操作。此外蝶式封装中还可以增加多层陶瓷板合理布局内部线路以改善探测器的电学和光学特性。

背入射探测器芯片要求封装时采用倒装焊技术以便于光纤耦合。综合考虑背入射式台面型探测器模块和蝶式封装的特点，本实验室研究组成员设计了基于倒装焊方式的封装模块结构^[23,29]，如图4.1所示。封装流程如下：首先通过倒装焊方式将芯片与 AlN 热沉连接构成倒装焊块，然后通过压焊方式将倒装焊块与 Al₂O₃ 基微带线相连，最后采用焊料焊接方式将微带线连接至 K 接头。K 接头连接着管壳内部电路和外部电路，实现了将外加偏压转移至芯片，以及将芯片产生的微波信号输出至外部电路。在电路连接完毕后，将拉锥光纤从管壳的一端逐渐伸进至探测器背面，以实现高耦合效率。在电路和光路连接完成后，通过焊接方式密封管壳得到探测器模块。




图 4.1 高性能背入射式台面型结构探测器模块封装示意图

图 4.2 展示了实验室制作的探测器封装模块，模块所用芯片为 MUTC-PD 结构，直径 $40\mu\text{m}$ 。封装后探测器芯片的 3-dB 带宽由封装前的 9GHz 降为 4GHz，因此我们有必要对探测器封装的关键技术进行研究以解决频响下降问题。




图 4.2 MUT-PD 封装模块示意图

4.2 探测器封装关键技术

上述封装过程中可能引起模块频响下降的关键技术包括倒装焊技术、微波传输线设计、管壳电路焊接技术等。通过对上述关键技术深入分析，我们探究了频响下降的原因。

4.2.1 微波传输线设计

微波传输线用来连接芯片与 K 接头。除了需要有效的传输微波信号外，还需

要其具有良好的散热性能，以改善探测器高功率工作时温度过高的状况，从而提高探测器的性能和稳定性。

本实验在之前 40 Gb/s 高速集成光源模块封装设计中已经对微波传输线设计做过相关研究^[33]。在此基础上，本实验室研究组成员结合探测器需求对其进行了改进^[29]。设计的微波传输线主要包括两部分：共面波导（CPW）和微带线（Micro-Srip Line, MSL），如图 4.3 所示。接地共面波导主要用来与芯片相连，而微带线则用来实现共面波导与同轴结构的 K 接头的转换。对于 CPW，我们选用 AlN 做衬底。因为在几种主要的热沉材料中，AlN 导热系数最大，且用 AlN 衬底制作微波传输线的工艺也已比较成熟。对于微带线部分，因为其衬底不适合采用 AlN 材料^[23]，选择了 Al_2O_3 。通过合理设计两部分的衬底厚度以及电极尺寸，实现了其与芯片 CPW 电极以及 K 接头的阻抗匹配，有效的传输微波信号，减小传输损耗。




图 4.3 微波传输线示意图 (a) 立体图和 (b) 俯视图

图 4.4 给出了该传输线的微波特性仿真结果。从图中可以看出，该传输线在 25GHz 的传输损耗仅为 -0.44dB，对封装模块的频响曲线影响并不大，足以满足封装需要^[23]。




图 4.4 仿真微波传输线 S_{21} 参数

4.2.2 倒装焊技术

倒装焊技术是一种芯片翻转后以面朝下方式与热沉相连的技术。具体方式为：首先分别在芯片或热沉上制作出焊料凸块，然后将芯片工作面向下倒扣在热沉上，对准后采用加热或热压方式使焊料熔合将两者精确的连接在一起。图 4.5 显示了倒装焊连接的示意图。倒装焊技术不仅满足了实验室背入射式台面型封装工作的要求，同时与传统的打线焊接方式相比，芯片与热沉连接距离更短，有效的减小了寄生电感的影响，更加适合高速封装模块的需求^[34]。此外，采用倒装焊技术还能够减小组件的封装尺寸。




图 4.5 倒装焊连接示意图

实验室在最初的研究中采用了工业界常用的金球颗粒焊接方法。选用该方法的原因是其简单直接，散热性好，但过大的焊点尺寸难以满足背入射探测器 10-40 μm 焊点的需求。在后续的封装过程中，我们发现采用金球颗粒的倒装焊环节是导致封装后探测器频响下降的重要原因。以本实验室设计的双漂移层 UTC-PD (Dual Drift Layer UTC-PD, DDLUTC-PD) 为例，倒装焊后的探测器带宽均出现大幅下降，带宽由封装前的 20GHz 以上下降为不足 10GHz。因此，我们有必要对倒装焊技术进行优化改进解决频响下降问题。

4.2.3 模块电路连接

模块封装示意图如图 4.6 所示^[23,29]。在完成各部分的设计制作后，通过焊接和金线键合连接方式将管壳、K 接头、微带线和芯片与热沉组成的倒装焊块顺次连接。




图 4.6 探测器模块封装示意图

本实验室研究中我们首先采用 231°C 纯 Sn 焊料将 Amritsu 公司的 K100 型 K 接头与管壳相连。进而采用 175°C SnPb 焊料将微带线的信号电极与地电极分别与 K 接头芯柱和管壳相连。然后仍采用 175°C 熔点 SnPb 焊料将芯片与 CPW 传输线组成的倒装焊块焊接至金属平台上。最后使用 West Bond 公司生产的 7476D 楔型压焊机以打金线方式将微带线与倒装焊块相连。

基于以上分析，我们发现倒装焊环节是引起封装模块频响下降的首要原因，因此对其展开了深入研究。

4.3 倒装焊技术研究

4.3.1 倒装焊芯片、热沉及焊点制作介绍

本论文倒装焊工作部分开展不久，同组师兄石拓设计的背靠背叠层 UTC-PD 芯片制作完毕。该型探测器可等效为两个 UTC-PD 对叠在一起形成光路串联和电路并联结构，在一定程度上克服了传统 UTC-PD 响应度与带宽之间的矛盾，同时实现了高响应度、高速和高饱和性能^[23]，具体的外延结构工作原理分别如图 4.7 和图 4.8 所示。

50 nm P ⁺ -InGaAs Layer ($2 \times 10^{19} \text{ cm}^{-3}$)
400 nm P ⁺ -InP Layer ($>1.5 \times 10^{18} \text{ cm}^{-3}$)
300 nm P-InGaAs Layer gradually-doped ($2.5 \times 10^{17} \sim 5 \times 10^{18} \text{ cm}^{-3}$)
200 nm U-InGaAs
15 nm U-InGaAsP (Q1.4)
15 nm U-InGaAsP (Q1.1)
605 nm N ⁻ -InP ($1 \times 10^{16} \text{ cm}^{-3}$)
400 nm N ⁺ -InP ($1 \times 10^{19} \text{ cm}^{-3}$)
20 nm N ⁺ -InGaAs ($1 \times 10^{19} \text{ cm}^{-3}$)
400 nm N ⁺ -InP ($1 \times 10^{19} \text{ cm}^{-3}$)
605 nm N ⁻ -InP ($1 \times 10^{16} \text{ cm}^{-3}$)
15 nm U-InGaAsP (Q1.1)
15 nm U-InGaAsP (Q1.4)
200 nm U-InGaAs
300 nm P-InGaAs Layer gradually-doped ($5 \times 10^{18} \sim 2.5 \times 10^{17} \text{ cm}^{-3}$)
400 nm P ⁺ -InP Layer ($>1.5 \times 10^{18} \text{ cm}^{-3}$)
200 nm P ⁺ -InGaAsP Layer (Q1.4) ($1 \times 10^{19} \text{ cm}^{-3}$)
500 nm P ⁺ -InP Buffer Layer ($>1.5 \times 10^{18} \text{ cm}^{-3}$)
Semi-Insulating InP Substrate

图 4.7 背靠背叠层 UTC-PD 外延结构图




图 4.8 背靠背叠层 UTC-PD 工作原理图

顶部与底部探测器均采用 MUTC-PD 结构。该结构包含 300 nm p-InGaAs 吸收层、200 nm i-InGaAs 吸收层和 605 nm n-InP 载流子收集层。在 200 nm i-InGaAs 层和 605 nm n-InP 层完全耗尽的情况下，对于顶部和底部探测器，计算得到的单位面积电容约为 $0.13\text{fF}/\mu\text{m}^2$ ；同时，根据传统的漂移扩散模型，并假定电子在耗尽区以饱和速度运动的条件下，计算得到的载流子渡越时间大约为 14 ps-P 型吸收区 2ps 和耗尽区 12ps。

由于该芯片同样面临封装需求，因此我们采用背靠背叠层 UTC-PD 芯片进行倒装焊实验研究。

热沉采用 $400\mu\text{m}$ 厚 AlN 材料，在其上表面制作电极形成共面波导 (Co-Planar Waveguide, CPW)，其中信号电极宽度为 $97.5\mu\text{m}$ ，地电极宽度为 $650\mu\text{m}$ ，电极厚度均为 $1\mu\text{m}$ ，电极间距为 $50\mu\text{m}$ 。

由于金球颗粒焊接方式会导致带宽下降，因此我们改用电镀方法制作倒装焊焊点。电镀采用 AuSn 焊料电镀液，由 EEJA 公司提供的 GALVANOMEISTER GT1000AuSn 系列产品和柠檬酸金盐制成。该电镀液电镀均匀稳定，镀层光亮平整，且电镀出的焊点 AuSn 组分固定，熔点低。在采用光刻和磁控溅射技术在热沉表面溅射 Ti(20nm)/Au(200nm)初步导电层后，采用光刻技术和电镀制作出最终的 AuSn 焊点，实物图如图 4.9 所示。




图 4.9 具有 AuSn 焊点的 AlN 热沉示意图

最终通过倒装焊机采用热压方式将探测器芯片与 AlN 热沉连接在一起完成倒装焊焊接，热压的条件包括温度、时间与外加压力大小。

4.3.2 倒装焊研究初期相关问题

在模块封装初期，我们发现倒装焊后光探测器频响特性出现恶化，导致模块封装后光探测器的带宽明显下降。图 4.10 给出了该情况下倒装焊前后探测器频响特性曲线、V-I 曲线的对比，可以看出倒装焊后探测器的带宽显著下降，同时总的

串联电阻有所增大。




图 4.10 初期倒装焊前后探测器测试结果对比 (a) 频响曲线 (b) 地电极-信号电极 V-I 曲线

4.3.3 倒装焊后频响恶化的理论分析

为了分析导致倒装焊后探测器频响特性下降的原因,我们建立了倒装焊后探测器的等效电路模型,对频响特性的变化进行了理论仿真分析。该电路模型在背靠背叠层 UTC-PD 芯片等效电路模型的基础上加入了热沉和倒装焊参量,示意图如图 4.11 所示。




图 4.11 倒装焊后探测器等效电路模型示意图

芯片的等效电路模型如图 4.12 所示。其中，有源区域 1 用来计算 RC 时间常数，该部分电路基于背靠背叠层探测器的外延结构。由于背靠背叠层探测器由两个独立探测器构成，因此在该区域中建立了两个 RC 分支电路。 R_s 为电极接触电阻，根据芯片 -3V 偏压下的微分电阻值，将其设定为 20Ω 。 C_{j1} 和 C_{j2} 为探测器 pn 结电容； C_p 代表芯片的寄生电容；并联的 R_i 与 C_i 用来表征非理想的梯级 InGaAs/InP 异质结^[35]。芯片顶部探测器和底部探测器的面积分别为 $380\mu\text{m}^2$ 和 $700\mu\text{m}^2$ ，据此我们设定了两个并联 RC 分支电路中对应的电容和电阻的比例关系，即 $R_{i2}=R_{i1}/1.83$ ， $C_{i2}=C_{i1}\times 1.83$ 和 $C_{j2}=C_{j1}\times 1.83$ 。 R_{sb} 为芯片电极的并联电阻。对于芯片的 CPW，信号电极宽度为 $97.5\mu\text{m}$ ，地电极宽度为 $200\mu\text{m}$ ，电极间距为 $50\mu\text{m}$ ，电极厚度 $1\mu\text{m}$ ，根据 CPW 理论我们计算出特征阻抗和传播常数，分别为 50Ω 和 $7.9\times 10^{-9}/\text{m}$ 。

有源区域 2 用来模拟载流子渡越时间延迟效应，该效应可以用一个 RC 电路来模拟^[36]。探测器光生电流通过电压控制电流源（Voltage-Control-Current-Source, VCCS）输出电流来模拟。VCCS 输出电流的表达式为 $I_o=g_m\times V$ ，其中跨导 g_m 代表探测器量子效率，而控制电压 V 随频率变化，用来等效光生电流的频率响应。因此，模型的 S_{21} 参数可以用来等效芯片的频响特性^[6]。由于两个探测器载流子渡越时间和输出功率基本相同，两个对应的 VCCS 的输出被设定相等，即 $i_1(\omega)=i_2(\omega)=g_mV(\omega)$ 。





图 4.12 芯片等效电路模型（1 代表顶部探测器，2 代表底部探测器）

有源区域 1 通过拟合芯片 S_{11} 参数获得， R_{sb} 约为 1845Ω ， C_p 约为 48.2fF ，其他参数拟合结果如表 4.1 所示。图 4.13 显示了拟合 S_{11} 参数与测量值对比。为了验证模型的合理性，我们比较了提取值和理论值。根据之前计算结果，两个探测器的结电容理论值分别为 50.4fF 和 92.8fF ，提取出的电容值分别为 47.8fF 和 87.5fF 。

考虑到探测器台柱制作过程湿法腐蚀步骤中侧蚀造成的探测器结面积下降，两者是比较接近的。

表 4.1 芯片相关元素提取参数值

	1-顶部探测器	2-底部探测器
C_j (fF)	47.8	87.5
C_t (fF)	19.8	36.2
R_t (Ω)	398	218

图 4.13 芯片 S_{11} 参数测量与拟合值对比

在提取出区域 1 参数的基础上，我们通过拟合探测器的频响曲线提取了区域 2 的参数值。图 4.14 显示了测量值与拟合值对比。此时 R_c 和 C_c 分别为 $37\ \Omega$ 和 $22.5\ \text{fF}$ 。




图 4.14 芯片频响曲线测量与拟合值对比

根据图 4.12 所示的芯片等效电路模型，光生电流即区域 2 中 VCCS 输出电流表达式为：

$$i_1(\omega) = i_2(\omega) = g_m V_0 \left(1 + \frac{Z_c(\omega) - Z_0}{Z_c(\omega) - Z_0} \right) \frac{1}{1 + j\omega R_c C_c} \quad (4-1)$$

其中 $Z_c(\omega)$ 为 R_c 和 C_c 串联等效阻抗， V_0 为端口 2 入射波电压。代入提取出的 R_c 和 C_c 值计算出的载流子渡越时间限制带宽约为 80GHz。对于 UTC-PD 结构，载流子渡越时间与其限制的 3-dB 带宽关系如下^[37]：

$$f_{3-dB} \cong \frac{2.8}{2\pi\tau_{electron}} \quad (4-2)$$

此时对应的载流子渡越时间约为 6 ps。而根据之前计算，在在 200 nm i-InGaAs 层和 605 nm n-InP 层完全耗尽的情况下，假设电子在耗尽区以饱和速度输运计算得到的载流子渡越时间约为 14ps。这表明耗尽区电子输运过程中发生了过冲现象^[38]。

在确定了芯片部分参数后，我们在芯片模型中加入热沉和倒装焊参量，最终等效电路如图 4.15 所示， R_{cb} 为焊点处接触电阻， C_{pb} 为焊点处的寄生电容，热沉的 CPW 的特征阻抗和传播常数根据 CPW 理论计算得到，分别为 55 Ω 和 $7.2 \times 10^{-9}/\text{m}$ 。





图 4.15 倒装焊后探测器等效电路模型

通过计算倒装焊前后探测器-3V 偏压下微分电阻值之差，我们确定了 R_{cb} 为 108.5 Ω 。而拟合倒装焊后的 S_{11} 参数提取出的 C_{pb} 则为 58.5fF。拟合 S_{11} 参数和仿真的频响曲线和测量值对比分别如图 4.16 (a) 和 (b) 所示。

图 4.16 倒装焊后探测器仿真与测量 (a) S_{11} 参数和 (b) 频响曲线对比

为了分析比较焊点接触电阻和寄生电容对频响曲线的影响, 我们仿真计算了不同情况下的探测器 3-dB 带宽。图 4.17 (a) 分别显示了寄生电容为 0 fF 和 58.5 fF 时不同焊点接触电阻的 3-dB 带宽。可以看出, 当焊点接触电阻大于 $50\ \Omega$ 时, 58.5 fF 的寄生电容对探测器 3-dB 带宽影响并不大。在 $0\text{--}50\ \Omega$ 范围内, 探测器 3-dB 带宽随焊点接触电阻增大迅速下降, 当焊点接触电阻为 $108.5\ \Omega$ 时, 3-dB 带宽由 $0\ \Omega$ 时的 9.86 GHz 降为 2.96 GHz。焊点接触电阻分别为 $0\ \Omega$ 和 $108.5\ \Omega$ 时不同寄生电容的 3-dB 带宽如图 4.17 (b) 所示。当接触电阻为 $108.5\ \Omega$ 时, 在 $0\text{--}500\ \text{fF}$ 范围内, 探测器 3-dB 带宽变化并不大。当寄生电容为 58.5 fF 时, 3-dB 带宽由 0 fF 时的 2.99 GHz 下降至 2.96 GHz。对比可以看出, 频响下降主要由接触电阻引起。因此, 有效降低接触电阻是改善倒装焊后探测器频响下降的关键。




图 4.17 探测器 3-dB 带宽与焊接参数关系(a) 焊点接触电阻(b) 寄生电容

4.3.4 工艺条件优化

我们通过优化倒装焊工艺条件，包括倒装焊温度、时间和外加压力，以有效减小接触电阻值，保持倒装焊前后探测器的频响特性基本不变。获得的最终优化条件为温度 400°C ，持续时间 60s，外加压力 2N。图 4.18 给出了该条件下倒装焊前后探测器的频响曲线和 V-I 曲线的对比情况。从图中可以看出，排除测试误差的影响，倒装焊前后探测器频响曲线和 V-I 曲线基本保持不变。根据参数提取结果，此时倒装焊后连接电阻有效减小，寄生电容也仅为 10fF，使得探测器频响下降的问题得到解决。




图 4.18 优化条件后倒装焊前后探测器 (a) 频响曲线 (b) V-I 曲线

4.4 本章小结

本章首先对实验室之前探测器模块封装研究工作做了简要介绍。对于探测器封装后出现的频响下降问题，通过分析微带线设计、倒装焊技术和管壳电路焊接等关键技术，发现倒装焊技术是造成频响下降主要原因。通过建立背入射式探测器等效电路模型明晰了光探测器在倒装焊过程中频响下降的原因，并通过工艺优化加以解决。该模型包括芯片、热沉和倒装焊环节三个部分。通过倒装焊前后探测器的 V-I 曲线和 S_{11} 参数，提取出的接触电阻和寄生电容值分别为 108.5Ω 和 58.5fF 。分析不同接触电阻和寄生电容情况下的倒装焊后探测器 3-dB 带宽，我们发现接触电阻过大是引起探测器频响下降的主要因素。为减小接触电阻，我们优化了倒装焊工艺条件。最终条件为温度 400°C ，持续时间 60s 和外压 2N。此时焊

点接触电阻基本消除，寄生电容也仅为 10fF，实现了倒装焊前后探测器保持大带宽特性不变。

第 5 章 结论

本论文主要围绕高性能单行载流子探测器的芯片设计和模块封装展开了深入研究。芯片设计方面,基于 MUTC-PD 结构,设计并制作了可有效抑制链路噪声的平衡探测器。模块封装方面,通过建立芯片的等效电路模型,分析了初期探测器倒装焊后频响特性下降的原因,并通过优化实验条件解决了此问题。

本论文研究成果如下:

1、设计并研制出基于 MUTC 结构的平衡探测器芯片,初步实现平衡探测器共模抑制工作特性。首先,设计了平衡探测器电极结构,仿真结果表明,该结构在 40 GHz 时的微波传输损耗仅为 0.3 dB。其次,独立提出了芯片集成隔直电容,减小了测试和外部封装的复杂程度。同时,优化了探测器低接触电阻电极的材料结构和退火条件,对于 Pt/Ti/Pt/Au 电极,在经过 375℃、180s 退火后,比接触电阻率仅为 $2.89 \times 10^{-6} \Omega \cdot \text{cm}^2$ 。最后,制作出 MUTC 平衡探测器原型器件,并对其性能进行测试。测试结果显示,对于半径 20 μm 器件,探测器响应度高达 0.71 A/W,单个探测器工作时的 3-dB 带宽为 10.17 GHz,在 -5V 偏压,5GHz 条件下的饱和输出电流大于 50mA。同时观察到平衡探测器对共模信号的抑制现象。对于半径 10 μm 器件,响应度也达到了 0.65 A/W。

2、针对光探测器模块封装因倒装焊过程导致频响性能恶化的问题,分析阐明原因并通过优化工艺予以解决。通过建立背靠背叠层 UTC-PD 的电路模型,并基于倒装焊前后探测器的 V-I 曲线和 S_{11} 参数,提取出倒装焊环节引入的接触电阻和寄生电容值,分别为 108.5 Ω 和 58.5fF。同时,进一步分析确认接触电阻过大是引起探测器频响下降的主要原因。通过优化倒装焊工艺条件,最终在温度 400℃,持续时间 60s 和外压 2N 条件下,有效的降低了接触电阻,基本消除了倒装焊对探测器频响特性的影响。

针对本论文研究工作不足,对于后续的研究工作,可主要在以下几个方面深入展开:

1、芯片方面,进一步优化探测器制作工艺条件,提高平衡探测器两个分立探测器对称性,以提高共模抑制比;同时,探测器结构改用新型的背靠背叠层 UTC-PD 结构,以实现更高的响应度、频响特性和饱和功率输出。

2、模块封装方面,对管壳电路焊接和光纤耦合等关键技术展开研究,最终完成探测器封装工作。

参考文献

- [1] Cisco Incorporation. Cisco visual networking index: global mobile data traffic forecast update, 2012-2017[EB/OL]. [2013-02-06]. http://www.cisco.com/en/US/solutions/collateral/ns341/ns525/ns537/ns705/ns827/white_paper_c11-520862.html
- [2] Cianci P J. High definition television: the creation, development and implementation of hdtv technology. McFarland, 2012.
- [3] Capmany J, Novak D. Microwave photonics combines two worlds. *Nature photonics*, 2007 1(6): 319-330.
- [4] W.Ng, A.A.Walston, G.L.Tangonan, J.J.Lee, I.L.Newberg, N.Bernstein. The first demonstration of an optically steered microwave phased array antenna using true-time-delay. *Journal of Lightwave Technology*. 1991, 9(9): 1124 – 1131.
- [5] Cox C H III, Betts G E, Johnson L M. An analytic and experimental comparison of direct and external modulation in analog fiber-optic links. *IEEE transactinos on microwave theory and techniques*. 1990, 38(5): 501-509.
- [6] Cox C H III, Ackerman E, Helkey R, et al. Techniques and performance of intensity-modulation direct-detection analog optical links. *IEEE Transactions on Microwave Theory and Techniques*, 1994, 45(8): 1375-1383.
- [7] C.H. Cox, E.I. Ackerman, G.E. Betts, J.L. Prince. Limits on the performance of RF-over-fiber links and their impact on device design. *IEEE Trans. Microwave Theory Tech*. 2006, 54:906-920.
- [8] Xia F N, Thomson J K, Gokhale M R, et al. An asymmetric twin-waveguide high-bandwidth photodiode using a lateral taper coupler. *IEEE Photonics Technology Letters*, 2001, 13(8): 845-847.
- [9] Beling A, Bach H G, Mekonnen G G, et al. Miniaturized waveguide-integrated p-i-n photodetector with 120-GHz bandwidth and high responsivity. *IEEE Photonics Technology Letters*, 2005, 17(10): 2152-2154.
- [10] Williams K J. Comparisons between dual-depletion-region and uni-travelling-carrier p-i-n photodetectors. *IEE Proceedings of Optoelectronics*, 2002, 149(4): 131-137.
- [11] Li X W, Li N, Zheng X G, et al. High-saturation-current InP-InGaAs Photodiode with partially depeleted absorber. *IEEE Photonics Technology Letters*, 2003, 15(9):1276-1278.
- [12] Effenberger F J, Joshi A M. Ultrafast, dual-depletion region, InGaAs/InP p-i-n detector. *Journal of Lightwave Technology*, 1996, 14(8): 1859-1864.
- [13] Ishibashi T, Shimizu N, Kodama S, et al. Uni-traveling-carrier photodiodes. *OSA Trends in Optics and Photonics Vol.13. Ultrafast Electronics and Optoelectronics*, 1997, 13: 83–87.
- [14] Davis G A, Weiss R E, LaRue R A, et al. A 920-1650-nm high-current photodetector. *IEEE*

- Photonics Technology Letters, 1996, 8(10): 1373-1375.
- [15] Ishibashi T, Kodama S, Shimizu N, et al. High-speed response of uni-traveling-carrier photodiodes. Japanese Journal of Applied Physics, 1997, 36(10): 6263-6268.
- [16] Ito H, Furuta T, Kodama S, et al. InP/InGaAs uni-travelling-carrier photodiode with 310 GHz bandwidth. Electronics Letters, 2000, 36(21): 1809-1810.
- [17] Ackerman E, Wanuga S, Kasemset D, et al. Maximum dynamic range operation of microwave external modulation fiber-optic link. IEEE Transactions on Microwave Theory and Techniques, 1993, 41(8): 1299-1305.
- [18] Nichlos L T, Williams K J, Esman R D. Optimizing the ultrawide-band photonic link. IEEE Transactions on Microwave Theory and Techniques, 1997, 45(8): 1384-1389.
- [19] Abbas G L, Chan V W S, Yee T K. A dual-detector optical heterodyne receiver for local oscillator noise suppression. Journal of Lightwave Technology, 1985, LT-3(5):1110-1122.
- [20] T. Shi, B. Xiong, C. Z. Sun, Y. Luo. Fabrication of High Performance Photodiodes with Back-Illuminated Mesa Structure. i-NOW '2010, International. 2010: 290-291.
- [21] Li Z, Chen H, Panhua Pu P H, et al. High-Power Integrated Balanced Photodetector. IEEE Photonics Technology Letters, 2009, 21(24): 285-295.
- [22] Houtsma V, Hu T, Weimann N G, et al. A 1 W Linear High-Power InP Based Uni-Traveling Carrier Photodetector. 37th European Conference and Exhibition on Optical Communication, 2011: 1-3.
- [23] 石拓. 高响应度、高饱和特性、高速光探测器研究[博士学位论文]. 北京: 清华大学电子工程系, 2012.
- [24] Ghione G. Semiconductor devices for high-speed optoelectronics. Cambridge University Press, 2009.
- [25] Shi T, Xiong B, Sun C Z, et al. Study on saturation characteristics of high-speed uni-traveling-carrier photodiodes based on field screening analysis. Chinese Optics Letters, 2011, 9(8): 082302.
- [26] Simons R N. Coplanar waveguide circuits, components, and systems. Wiley-interscience, 2001.
- [27] Kim M, Kim C Y, Kwon Y S. InP/InGaAs heterojunction bipolar transistors with low-resistance contact on heavily doped InP emitter layer. Applied Physics Letters, 2004, 84(15): 2934-2936.
- [28] E. T. Yu and M. O. Manasreh. III-V Nitride Semiconductors: Application & Devices. Taylor & Francis, 2003.
- [29] 武庆. 面向微波光子学的高性能光探测器封装设计与实现[硕士学位论文]. 北京: 清华大学电子工程系, 2011.
- [30] 蔡鹏飞. 10 Gb/s AlGaInAs DFB 激光器与 40 Gb/s 集成光源模块的研究[博士学位论文]. 北京: 清华大学电子工程系, 2007.
- [31] 张明俊. 高速集成光源模块封装关键技术研究[硕士学位论文]. 北京: 清华大学电子工程系, 2007.
- [32] 徐建明. 40 Gb/s 集成光源模块的调制特性优化研究[博士学位论文]. 北京: 清华大学电子

- 工程系, 2010.
- [33] 周奇伟. 40 Gb/s 高速集成光源模块封装关键技术研究[硕士学位论文]. 北京: 清华大学电子工程系, 2009.
- [34] Makiuchi M, Yano M. Flip-chip Planar GaInAs/InP p-i-n photodiodes analysis of frequency response. *Journal of Lightwave Technology*, 1996, 14(1): 97-103.
- [35] Steinbach A H, Penn I, Chokshi N, et al. Equivalent Circuit Modeling of p-i-n Photodiodes for 40 Gb/s Receivers. *The 15th Annual Meeting of IEEE*, 2002: 486-487.
- [36] Wang G, Tokumitsu T, Hanawa I, et al. A Time-Delay Equivalent-Circuit Model of Ultrafast p-i-n Photodiodes. *IEEE Transactions on Microwave Theory and Techniques*, 2003, 12(10): 378-380.
- [37] Ishibashi T, Furuta T, Fushimi, H, et al. Photoresponse Characteristics of Uni-Traveling-Carrier Photodiodes. *Physics and Simulation of Optoelectronic Devices IX, Proc. SPIE*, 2001: 469-479.
- [38] Ishibashi T. Nonequilibrium Electron Transport in HBTs. *IEEE Transactions on Electron Devices*, 2001, 48(11): 2595-2604.

致谢

首先衷心感谢熊兵老师多年来对我的悉心指导，他扎实的基础知识、严谨的科研作风、重视细节的科研习惯，都给我树立了优秀的榜样。从课题的研究过程中，熊老师不断给予我详细的指导，使我能更加深入细致的看待问题。熊老师不懈的求知精神，对科研事业的执着和热爱，耐心的谆谆教诲使我受益匪浅。

衷心感谢孙长征老师在课题研究中给予无私的帮助和细致入微的指导。孙老师全面的学术知识，深厚的理论功底，敏锐的科学思维，一丝不苟的学术作风是我今后的学习榜样。

衷心感谢罗毅教授给予的学习机会和实验条件，他在生活和学习方面的言传身教是我终身受益。

衷心感谢石拓师兄在理论和实验全方面的指导帮助。石拓师兄扎实的基础知识，分析解决问题的勇气和能力，严谨细致的做事态度非常值得我学习。

感谢叶柳顺实验员在实验工艺方面给予的帮助。感谢赵湘楠、刘冬两位师姐在实验安排方面给予的帮助。

感谢赵凯、李万永、康建彬等同学在日常科研和生活上的帮助和支持。感谢集成光电子实验室的其他老师和同学的热情帮助和支持。

最后感谢父母多年来的养育之恩和不断鼓励，感谢朋友们的关心和帮助。

声明

本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进行研究工作所取得的成果。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。

签名：_____日期：_____

个人简历、在学期间发表的学术论文与研究成果

个人简历

1989 年 10 月出生于山东省。

2006 年 9 月进入中国石油大学（华东）应用物理专业，2010 年 7 月本科毕业并获得理学学士学位。

2010 年 9 月进入清华大学电子工程系信息光电子研究所，攻读电子科学与技术专业工学硕士学位至今。

发表的学术论文与研究成果

- [1] 刘振峰, 熊兵, 石拓, 叶柳顺, 孙长征, 罗毅. 倒装焊对探测器频响特性影响的理论分析及工艺优化. 半导体光电, 2013 年. (已被《半导体光电》录用, 中文核心期刊)

